Dave Vajda - David Vajda - www.davidvajda.de

So, ich muss noch ein paar Dinge erledigen, danach schreibe ich den MIP32, Einzyklus in VHDL weiter. Also nächstes, der 32x32:1 MUX. library ieee; use ieee.std_logic_1164.all; entity rslatch is port ( r, s: in std_logic; q: out std_logic ); end; architecture verhalten of rslatch is signal q1, q2: st...