yun7x.de dvajda.de und luckyleaks.org

#include <stdio.h> #include <time.h> #include <stdlib.h> #define and && #define or || #define not ! int main (void) { int x, z2, z1, z0; time_t t; int i; srand((unsigned) time(&t)); printf ("\tb a x\tb a y\n"); for (i = 0, z1 = 0; z1 <= 1; z1++) { for (z0 = 0; z0 <= 1; z0++) {...

b a x b a y 0 0 0 0 0 1 0 1 0 0 1 1 0 0 2 0 1 0 1 0 0 3 0 1 1 0 0 0 4 1 0 0 0 0 0 5 1 0 1 0 0 1 6 1 1 0 1 0 0 7 1 1 1 1 1 1 b a x b 0 0 0 0 0 1 0 0 1 1 2 0 1 0 1 3 0 1 1 0 4 1 0 0 0 5 1 0 1 0 6 1 1 0 1 7 1 1 1 1 b a x a 0 0 0 0 1 1 0 0 1 0 2 0 1 0 0 3 0 1 1 0 4 1 0 0 0 5 1 0 1 0 6 1 1 0 0 7 1 1 1 1...

0 0 0 0 0 0 1 0 0 0 1 0 2 0 0 1 0 1 3 0 0 1 1 1 4 0 1 0 0 1 5 0 1 0 1 1 6 0 1 1 0 0 7 0 1 1 1 0 8 1 0 0 0 1 9 1 0 0 1 0 10 1 0 1 0 1 11 1 0 1 1 1 12 1 1 0 0 1 13 1 1 0 1 1 14 1 1 1 0 0 15 1 1 1 1 0 2 0 0 1 0 1 3 0 0 1 1 1 4 0 1 0 0 1 5 0 1 0 1 1 8 1 0 0 0 1 10 1 0 1 0 1 11 1 0 1 1 1 12 1 1 0 0 1 13...

lb, lbu: Laden eines Bytes lh, lhu: Laden eines Halbwortes lw: Laden eines Wortes ld*: Laden eines Doppelwortes la*: Laden einer Addresse li*: Laden eines Immidiate Wertes sb: Speichern eines Bytes sh: Speichern eines Halbwortes sw: Speichern eines Wortes sd*: Speichern eines Doppelwortes addi, addu...

Ich weiss, es ist Herbst, es ist nach dem 21.9. Und das bedeutet, es ist kälter, man sollte eine Jacke anziehen, auch, wenn man die vergessen könnte. Weil es ist nicht unter 0°C. Trotzdem sollte man die anziehen, oft haben wir eine andere Wahrnehmung was Kälte betrifft - scheinbar paradox. Das bedeu...

Also, wenn wir eine Elektrolyse in einer kochsalzlösung machen, also NaCl gelöst, in H2O. Entsteht, NaOH (Ätznatron) und HCl, was in Wasser gelöst Salzsäure ergibt. Wenn wir nicht aufpassen, entsteht H und Cl. Was chlorknallgas ist. Es entstehen Säure und base. Ätznatron ist die lange, HCl die Säure...

-- 0001 VHDL - Multiplexer, Halfadder, Fulladder, Paralleladder, Coder, Decoder -- without architecture and entity - this will be in 0002 - VHDL -- Multiplexer signal a: bit_vector (3 downto 0); signal b: bit_vector (3 downto 0); signal c: bit_vector (3 downto 0); process (cout) begin a <= ain; b <...

-- 0001 VHDL - Multiplexer, Halfadder, Fulladder, Paralleladder, Coder, Decoder -- without architecture and entity - this will be in 0002 - VHDL -- Multiplexer signal a: bit_vector (3 downto 0); signal b: bit_vector (3 downto 0); signal c: bit_vector (3 downto 0); process (cout) begin a <= ain; b <...

-- 0001 VHDL - Multiplexer, Adder, Fulladder, Paralleladder, Coder, Decoder -- without architecture and entity - this will be in 0002 - VHDL -- Multiplexer signal a: bit_vector (3 downto 0); signal b: bit_vector (3 downto 0); signal c: bit_vector (3 downto 0); process (cout) begin a <= ain; b <= bi...