MIPS auf Xilinx FPGA

Benutzeravatar
davidvajda.de
Site Admin
Beiträge: 1424
Registriert: Di Jul 18, 2023 8:36 pm
Wohnort: D-72072, Tübingen
Kontaktdaten:

Re: MIPS auf Xilinx FPGA

Beitrag von davidvajda.de »

Dies ist der einfachste MIPS

Bild

Er hat den Pipeline-Datenpfad nicht. Die Fernuni Hagen, stellt ihn ebenso vor, nur der Stil, beim zeichnen, ist etwas anders. Das hier, ist was ich auswendig gelernt habe, über diesen Mips.

Steuereinheit:
  1. Befehlsdekodierer
  2. Funktionsdekodierer
Befehlsdekodierer:
  1. Code: Alles auswählen

    MemtoReg
  2. Code: Alles auswählen

    MemWrite
  3. Code: Alles auswählen

    Branch
  4. Code: Alles auswählen

    ALUSrc
  5. Code: Alles auswählen

    RegDst
  6. Code: Alles auswählen

    RegWrite
  7. Code: Alles auswählen

    ALUOp
Funktionsdekodierer: ALU Operation: 3 Bit

Funktionsdekodierer:
  1. Ausgang: ALU Operation: 3 Bit
  2. Eingang: Func - vom Befehl - 6 Bit
  3. Eingang: ALUOp, 2 Bit vom Befehlsdekodierer

Code: Alles auswählen

Befehlsdekodierer
Funktionsdekodierer
Registersatz
ALU 
Datenspeicher 
Befehlsspeicher
Befehlszähler
Vorzeichenerweiterungseinheit
4 x MUX 
1 x AND 
2 x Addierer
1 x Bit Shifter 

Code: Alles auswählen

ALUOp       Func            ALU Operanden 
00          X               010 - add 
X1          X               110 - sub 
1X          100000 - add    010 - add 
1X          100010 - sub    110 - sub 
1X          100100 - and    000 - and 
1X          100101 - or     001 - or
1X          101010 - slt    111 - set les than 
 

Code: Alles auswählen

        Op-Code Reg-Write   Reg-Dst     ALU-Src     Branch  Mem-Write   Mem-toReg   ALU-Op
R-Typ   000000  1           1           0           0       0           0           10
lw      100011  1           0           1           0       0           1           00
sw      101011  0           X           1           0       1           X           00
beq     000100  0           X           0           1       0           X           01
Antworten